一个可预置初值7进制循环计数器如何设计呀

在复位代码中将寄存器的值设为7
每计数一次寄存器值改变
到头置为7
代码你可以自己写

不太明白，我想从0计数到6，有从6计数到0，单个的加法或减法会，但是两个在一起就不会了。可不可以说细一点，谢谢！

module cnt7
        (
        input                                clk,
        input                                rst,
        input                [2:0]        data_in,
        input                                load_en,
        output        reg        [2:0]        data_out
        );
always @ (posedge clk or posedge rst)
begin
    if (rst == 1'b1)
        data_out <= 3'd0;
    else if (load_en == 1'b1)
        data_out <= data_in;
    else if (data_out >= 3'd6)
        data_out <= 3'd0;
    else
        data_out <= data_out + 3'd1;
end
endmodule

谢谢，这是加法计数器，不是循环呀

呵呵，看来没有明白LZ的意思。