微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有位同步提取功能的帧同步系统设计

有位同步提取功能的帧同步系统设计

时间:10-02 整理:3721RD 点击:
哪位大哥有相关资料啊,小弟做毕设用的,邮箱547913597@qq.com
没资料的说说对这命题的看法。

如果是串行的数据,那在里面置一串数字,如8位的010010000什么的,当检测到这个数字时,认为检测到帧头,为了避免原来的数据源里就存在这样的帧头产生干扰,如果有这样的数据,把最后一bit取反,相当于改动了个数据,对总体没有影响。

特殊的码序列
pn码,巴克码
做相关去检测

数字通信时,一般以一定数目的码元组成一个个“字”或“句”,即组成一个个“帧”进行传输,因此帧同步信号的频率很容易由位同步信号经分频得出,但每个帧的开头和末尾时刻却无法由分频器的输出决定。为此,帧同步的任务就是要给出这个“开头”和“末尾”的时刻。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top