求教关于spartan6中关于pcie核的应用

时间：10-02 整理：3721RD 点击：

我用的是spartan6lx25t通过ise自带生成的核，想在rx和tx下加ram什么的作为数据存储和发送，可不知道还需要控制那些信号线?仿真也不对，link_up信号一直是高状态?还有怎么生成pcie_rxp和pcie_rxn的输入数据，要不然仿真这两路熟路怎么办? 哎太多了，如果可以，可以加qq，希望得到大虾的指点。非常感谢。或者邮箱

我过去一年倒是在做XILINX PCIE 的，可加QQ：7297910

非常感谢加了

上一篇：请问：这种写法可以实现*4096的功能吗
下一篇：xilinx xc3sd3400a pin output问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器