微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cpld能传输时钟吗,该怎么弄啊?

cpld能传输时钟吗,该怎么弄啊?

时间:10-02 整理:3721RD 点击:
现在有一个功能要求50MHz的时钟信号从cpld的一个IO输入,另一个IO输出,中间不做控制,cpld只起到直连的作用,现在直接简单的把两个IO连起来,时钟信号无法输出,请问正确的做法是怎么样的,需要外接高频晶振采样然后再输出吗,刚研究cpld,请帮帮忙吧,谢谢了!

用晶振同时给两个芯片提供时钟不行吗?
即使从CPLD内穿过也是可以的,是你自己哪里没搞对吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top