微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教FPGA中IP核的复用问题(VHDL)

求教FPGA中IP核的复用问题(VHDL)

时间:10-02 整理:3721RD 点击:
我在一个工程的子模块中用到了一个浮点核,还能在另一个子模块中也用它吗?要是重新添加和例化核,是一定会占用很多资源,还是不会额外增加。请大虾们赐教!

重新例化必然资源翻倍。
如果不需要在同一时刻使用,可以在接口使用选择器复用信号。
如果两个模块同时都要计算浮点,而又无法pipe、仲裁之类,必须重新例化。
这个在设计模块时就要考虑到。



    “在接口上使用选择器复用信号”这句话能详细解释一下吗?小弟不胜明了,谢谢!



    554136435这是我的QQ号,希望能和您交流。

如果是软核的话重新设计下


谢谢,我换了一种方法去做。在一个文件里用IP核。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top