微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA板级调试,项目太大,求调试方案?

FPGA板级调试,项目太大,求调试方案?

时间:10-02 整理:3721RD 点击:
如题,要在FPGA上调一个完整项目,可是整个系统太大,若分开模块调,各个模块的激励与输出很难施加,即必须整个系统互通才好测试,怎么办,求调试放案?谢谢!

为什么很难施加?输入输出不行么,然后分模块调试

大型系统要非常注重前端验证工作,如果做好了,上FPGA就比较会一帆风顺。
FPGA片上调试主要靠chipscope(Xilinx),另外,在相对应的模块内做好status和一些统计信息,可供调试时读出来比较和分析之用也是不错的选择。

信息不太明确,可以考虑去掉不相关的部分,仅就主要数据流进行调试,不知道你说的系统多大,我遇到的比较大的系统这样可以

带CPU,用CPU的debug工具

具体有多复杂?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top