IP核生成的文件

IP核生成器生成ip后有两个文件对我们比较有用，假设生成了一个asyn_fifo的核，则asyn_fifo.veo给出了例化该核方式（或者在Edit－>Language Template->COREGEN中找到verilog/VHDL的例化方式）。asyn_fifo.v是该核的行为模型，主要调用了xilinx行为模型库的模块，仿真时该文件也要加入工程。（在ISE中点中该核，在对应的processes窗口中运行“View Verilog Functional Model”即可查看该.v文件）。

那么我想问：该文件（asyn_fifo.v）如何加入工程哪?

在你的代码里按模块例化的方法就可以加入了。

其实还有一个*.edn是综合时要用到了，很重要。

是不是应该先建立一个与IP核（假设IP核的名字为div）同名的verilog文件div，然后选择“Edit”---->Insert File,选中 div.v，如下图所示：

Sorry！图片粘不上，请看附件

如果是在EDK中是如何做的，嵌入式的IP核怎么做成可以挂载在coreconnect的总线结构下呢

.v文件只是用来做behavior simulation的。在具体实现时，如果是在工程下用的core 生成向导时，只须直接实例化就行了。如果是其它实现（implementation)那就用.edn文件，这是一个Core EIDF netlist文件