微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 12ns异步sram控制质疑!

12ns异步sram控制质疑!

时间:10-02 整理:3721RD 点击:
请问我如果想实现约12ns的控制(用80MHz时钟)进行写操做,是不是要倍频时钟。或者不知道sram的写信号可不可以一直为低通过变换地址来写书呢?请大虾指点一二,还有读的时候在什么沿下锁数呢,用于我需要达到12ns完成我的流水线,所以必须用到sram的最大频率,同步sram倒是有流水线控制模式,不知道异步sram是否支持了!

80m时钟周期为12.5ns,有困难

通过变换地址来写数恐怕不行吧,有可能把别的数据写坏

If you still need the related stuff, I am designing now.

and I have a bit material to share with you.



    你好,我有个问题想讨教一下,我现在的一个设计是实现10ns的SRAM的连续读写操作,我用的时钟是100MHZ,读写周期是50MHZ,但是仿真的时序好像不对,你能分享些经验给我吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top