微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus生成vo文件在modelsim中仿真的节点名问题

quartus生成vo文件在modelsim中仿真的节点名问题

时间:10-02 整理:3721RD 点击:
quartus生成的用于仿真的vo文件,节点名都变了,用的其硬件资源自定义名
有没有什么方便的技巧,让模块中自定义名能快速被找到,方便仿真的?

同求,我也遇到了这个问题,请教高人,谢谢!

在setting里找到EDA,其中simulation里好像还有more setting,找到mantain hierarchy, 设为on,即保持设计的hierarchy不变,这样出来的仿真文件找起信号来就方便许多了。

上面正解!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top