请教designware buiding block IP的前仿怎么做？

时间：10-02 整理：3721RD 点击：

设计中直接使用了一些DesignWare Building Block IP，是采用实例化的方式而不是推导的方式，现在做前仿需要调它的仿真模型，忘了怎么弄?
模糊有点思路，但不知道应该是在vcs脚本里面直接加入IP对应的仿真模型的文件；还是采用在设计文件中加入头文件，在vcs脚本里面include IP对应的仿真库的路径。且具体的文件名或者是头文件名查了半天也没查到。
请指教，谢谢。

同学习学习

上一篇：artisan ram compiler 的问题
下一篇：ISE综合中门控时钟的处理

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器