微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教modelsim vs VCS

请教modelsim vs VCS

时间:10-02 整理:3721RD 点击:
在VCS里看仿真波形时可以预先定义一些宏,这样在波形里显示的就是宏定义,看起来很清楚,而不必去看详细的二进制或16进制数编码;
而在modelsim中没有这种功能,反正俺没发现。
而俺一般的仿真是在PC上的modelsim中做,要和工作站上的VCS之间倒来倒去很麻烦。
哪位大侠有经验,在modelsim中如何实现类似VCS的这种宏显示功能呢?

请教modelsim vs VCS
不太清楚你说的这个宏具体是什么情况,modelsim可能也有类似这样的功能,我只是在vhdl的情况下用过,定义一个type,波形上显示的值就是定义的type类型中的枚举值。不知道你说的是不是这个。

请教modelsim vs VCS
好像是说把某些数值用字符串代替

请教modelsim vs VCS
在modelsim for altera版本中我见到有人使用这种功能,我想modelsim通用版本中也应该可以实现。

请教modelsim vs VCS
对,就是把数值用可读性强的宏字符来显示出来。
俺就是找不到这个功能。
brave说的定义一个类型,你是怎么弄的啊?快教教俺啊。呵呵。
对于Jack的回答俺表示愤怒!哈哈。

请教modelsim vs VCS
[这个贴子最后由alphame在 2003/11/18 10:30am 第 2 次编辑]
modelsim也可以的。比如cpu的指令寄存器(inst),可以声明一个
reg[80:0] s_inst;
然后
case (inst)
  32'b0000000xxxxxxx : s_inst <= "NOP  ";
在波形浏览器中,看s-inst,用ascii格式即可看见“NOP”
你要的是这个效果吧?

请教modelsim vs VCS
没有好好看题,那我删掉了。你就不会愤怒了。

请教modelsim vs VCS
vhdl是这样的:
type DATA_TYPE is (S1, S2,S3);
signal din_type   : DATA_TYPE;
这样din_type的值在波形上可显示S1,S2,S3等。和verilog本质上都是一样的。

请教modelsim vs VCS
单位的modelsim现在不能用了(license 少),在单位就没法和你一起琢磨了。

请教modelsim vs VCS
郁闷,出不来
俺去琢磨一下VCS去
alphame说的方法显示不出定义的宏字符
到底哪些是通用方法呢?希望琢磨完能总结一个,呵呵。

faint!
我说的肯定行的,我这就是这么用的,是不是你的软件的问题啊
或是你弄的不对?
我这pc and unix版的都能work
你查看的时候要把显示的基数radix选为ascii,
//btw,个人的威望和什么有关,我的为零,有些不能看

请教modelsim vs VCS
[这个贴子最后由老扁在 2003/11/18 03:38pm 第 1 次编辑]
回alphame:
我想对于编译器来说,代码里面的宏定义最后都被替换为二进制数啦,所以要想直接显示你当初的宏名称是不可能的了。
在VCS里也是这样,必须自己再在工具里输入一些宏让工具去匹配来实现这个功能的。
我想你所说的你的可以做到,可能是你定义的是字符串型,当然什么时候显示都是你当初赋的字符啦。不过对于verilog来说,实际设计里是不会有字符串的!
BTW:俺刚才试了一下,确实是俺说的那样,也如你的例子中所显示的那样,情况是这样的:
一个字符的ASCII码是8位,所以俺为了显示“BYTE”就定义了一个32位数,然后赋给它<=“BYTE”,这时候在波形里可以看到显示了“BYTE”字符串;你的例子也是这样,因为你定义了一个81位的数,然后把“NOP”字符赋给它了,在波形里肯定能显示出来。
现在的问题是,在设计里是不可能用字符来编码的,明白了吧!
而我的问题是怎样去在波形里显示出来你当初用宏名称来定义的编码。

请教modelsim vs VCS
老兄:

reg[80:0] s_inst;
case (inst)
32'b0000000xxxxxxx : s_inst <= "NOP  ";
这样的语句写在原文件里面,如果想看inst是什么含义,比如是不是nop指令,可以查看s-inst,用我说的办法,s_inst申明为积存器,当然,使用调试的,inst才是你需要的东西,内容全是机器的指令码
按正常的办法看,比如,用16进制,s_inst是一个很长的二进制数,但是他“应该”是
NOP的ASCII表示,在选为ascii个后,波形工具可以自动显示为NOP的。
不知道这样的代码算不算宏,反正好使,而且不是字符串形,verilog
没有字符串形,呵呵
已经发生的东西,不存在不可能了:)
明白了么?早明白了吧,呵呵

请教modelsim vs VCS
呵呵
看来你还是没有明白俺说的。
你的s-inst对于俺来说是多余的,而且你也只能把s-inst用ASCII显示出来。
俺要的是把用宏定义的inst直接显示出来,而不依靠额外变量和代码?

请教modelsim vs VCS
how to do  in VCS ?

请教modelsim vs VCS
回plus:
VCS的波形Radix中有自定义类型,你可以在里面定义你的宏。
然后用这个自定义的类型来显示你的信号,就ok啦。
而modelsim中没有这个功能。郁闷哦。

请教modelsim vs VCS
thank!

请教modelsim vs VCS
看来大家讨论的还是很热烈的嘛

请教modelsim vs VCS
回老扁:
  不好意思,以前没仔细看你前面的帖子,现在明白了你的意思了,modelsim我也没发现能作到你说的(没有去开发,呵呵,用pli应该可以开发很多的功能吧,没用过,也许有人做过了,呵呵)。
   我的方法很简单,能作到类似的效果,算是曲线救国吧,至于多余的变量,好象问题不大啊,什么也不影响吧,而且可以用perl变个脚本处理。
   say sorry to you ^+++^

不懂 学一下

很有深度哦

modelsim是可以实现的
modelsim是可以实现大家说的这个功能的,我以前用过。定义一个虚拟类型(virtual type),然后在modelsim的命令栏中执行定义的虚拟命令就可以了。具体做法大家可以查找modelsim帮助文件中virtual type的使用就可以了。但总之用起来很麻烦,因为信号多的话virtual type书写起来很麻烦,慢慢地我也就不用了。

有啊,看帮助文件了

http://www.fpgatech.net/web/h000/h00/1140152954d44.html,也许这个能提供点儿提示:)

sutdy

不懂你们在会说么,但是还要顶一下

VCS
VCS不错

我用惯了modelsim啊

学习到了

回复
我还是比较喜欢用MODELSIM,虽然我不知道你们在说些什么,但是我还是强烈的顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top