微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用同步的低频时钟去读串转并以后的数据会不会有问题

用同步的低频时钟去读串转并以后的数据会不会有问题

时间:10-02 整理:3721RD 点击:
数据串转并,用串行的时钟通过DCM产生一个和并行数据同频的时钟,然后用这个时钟读并行数据会不会存在问题,能满足SETUP/HOLDUP要求么。

我觉得串行数据、并行数据、并行数据时钟应该都和串行时钟同源,即同步,应该可以满足

我也觉得应该算是同步的,实际跑了下也没问题,但是总觉得有点不靠谱,,,

首先保证时钟之间的相位关系,只有这样,才能保证可分析

上一篇:FPGA容量
下一篇:DC综合如何设置?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top