微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 紧急求助,如何用FPGA进行倍频

紧急求助,如何用FPGA进行倍频

时间:10-02 整理:3721RD 点击:
我想要把一个输入的时钟信号进行8倍频,就是说要求输出信号的频率是输入信号的8倍。
听说有一些系列的FPGA是有PLL的,能否在FPGA对输入信号进行倍频,怎样做呢?最好有现成的例子。谢了

紧急求助,如何用FPGA进行倍频
去Altera公司的网站download一些关于锁相环应用的资料自己看就行了,很简单!

紧急求助,如何用FPGA进行倍频
xilinx和altera都有。

紧急求助,如何用FPGA进行倍频
谢谢两位哥哥.
还要请教一个问题,就是我听说在FPGA上进行倍频,对输入的频率范围是有限制的,例如Spartan3要求输入频率大于1兆.我要进行倍频的输入频率是2.4兆,请问可以用那个系列的FPGA呢?

紧急求助,如何用FPGA进行倍频
你选片有没有其他要求?例如需要多少逻辑门,多少ram等,要综合考虑。如果只考虑倍频那似乎可以用spartan3,只是如果是小项目,觉得有点浪费了。xilinx fpga对倍频的原始输入是有规定的。

学习学习

倍频比较简单的,可以在在quartus里自动生成啊1

只是倍频的话你可以用一些专用的时钟芯片,就为这个往你系统里面引入一个fpga不值当

只是倍频的话你可以用一些专用的时钟芯片,就为这个往你系统里面引入一个fpga不值当



    不用那么复杂吧 FPGA内部就有PLL啊 直接使用就可以了啊  不用什么专用芯片啊  浪费啊 !我这么有这方面的资料 有时间我传上去!

用pll来实现

直接调用IP core

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top