DRAM controller

时间：10-02 整理：3721RD 点击：

有谁知道Denali 的DRAM controller 和ARM 的PL340 那个performace好些阿?

呵呵看协议吧

which DRAM do you want to use? we use Denali DDR2/1 with digital PHY, it can work up to 266MHz clock, but it is quite difficult to do physical design.

不知道，同问

哎我也想有个DRAM controller

上一篇：关于debussy和VCS联合仿真的问题
下一篇：关于直接实例化库单元的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类