微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教各位大哥

请教各位大哥

时间:10-02 整理:3721RD 点击:
为什么WAIT ON语句在QUARTUS里面编译会有问题?
只有 WAIT ON SIGNAL UNTIL CONDITION才可以编译通过

还有,是不是如果是使用敏感参数表触发进程的话,就算是在参数表中没有的信号,只要进程中有读取,都会触发进程,而WAIT语句只能是语句中的信号才能触发进程

来人啊~

路过,同学习。

先了解一下什么是可综合代码

    小编写的是Verilog 还是VHDL,用Verilog的土包子飘过。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top