FPGA控制DDR SDRAM

看DDR的datasheet   参考网上的DDR 设计参考！

ddr中有七种常用命令，是通过RAS_N,CAS_N,WE_N共同控制的！具体是怎么控制的，我没找到这方面的资料，请高手指点一下，另外这些命令如何用?

DDR memory has so many suppliers, like samsung and MT, you can go their website to find.

看datasheet，说得非常明白！

记得Xlinx的Memory Controller有Verilog DDR controller的实际例子，
可以参考一下。

mig
用xilinx 的MIG帮你产生一个DDR控制器,然后再在上面改.

下载个具体的芯片的datasheet，上面会提到相关的时序，以及初始化等操作步骤等等，OPENCORES上也有参考代码，可以去看看。

我的也做这个，有点麻烦

现在FPGA公司应该都有现成的CORE。而且在IO设置，板图上都有很多不同的要求。所以还是请他们来帮尽快还是比较好的。

恩，我也在研究中，很麻烦：（

等着看 ！

看看: http://www.xilinx.com/products/ipcenter/MIG.htm

哪里可以下载到这个软件阿?

推荐你看一下 Micron的DDR SDRAM的数据手册，上面的操作描述很详细

xie,xie

DDR SDRAM controller 的实现还是比较麻烦的，具体实现时，地址的译码，各个状态之间的切换还是需要仔细斟酌的，控制器实际上就是几个状态机之间交互工作。
建议你先从SDRAM看起，网上应该可以看到一篇 SDRAM的时序和原理 的文章，写的很明了。把SDRAM的原理弄清楚后，在看DDR SDRAM.画好时序图，确定各个状态见切换的条件，后用语言实现。

小弟也在看SDRAM啊，DDR就比较复杂了

其实SDR的状态控制要比DDR还要复杂一些，随着IO速度提高，很多特殊的读写中断都被JEDEC抛弃了。
Micron的SPEC写得还是挺清楚的，时序图画得也不错，很容易就能看明白。

如果你是用altera，里面集成了一个现成的ddr PHY和相应的测试代码，你可以先生成一个看看

如果读写时序不是很紧张， 用IPcore是很好的选择。
如果多谢时序紧张，需要自己设计时序，

用xilinx 的MIG帮你产生一个DDR控制器,然后再在上面改.

我写多SDRAM，和DDR SDRAM的代码，还是自己写下比较好，用MIG太复杂了，自己都看不懂

学习下

学习。

多谢小编分享

学习学习

先搞清楚DDR SDRAM的控制原理，前面各位大侠说得很清楚

看datasheet，说得非常明白！

谢谢小编的资料！