微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,关于FPGA中的高阻态

求助,关于FPGA中的高阻态

时间:10-02 整理:3721RD 点击:
我在系统设计中,有三个模块均需要访问同一块RAM阵列,本来我是想在一个模块进行访问时将另一个模块的相关输出设置为高阻态,但我同学说在Altera的FPGA中,是没有三态门的,因此要用多选一电路来做,想问还还有没有更好的方法?我是用的Altera的Stratix II系列,而且如果是用多选一还是有问题啊,当我不需要对这块RAM进行操作时,我的多选一电路该设置成什么状态?如果我真的在Verilog中设置成Z状态,那对应的硬件电路是怎么样的?谢谢!

如果是通过io连接外部ram的话 应该是可以的 因为io可以设置为高阻
其实都可以用同一种方法 就是加一个片选 不操作的时候可以将片选置为无效就可以了

建议你不要在FPGA内部使用三态哈,因为FPGA为了减小功耗与亚稳态带来的问题,在芯片的内部是不使用三态的。由于不清楚你的问题是什么,所以只能选择多选一或者使用片外的RAM了。

同问同问!

学习学习

11111111111111111111

学习ing

对,觉得使用片选信号不错!

如果RAM在FPGA内部,同时FPGA内部有3个模块需要访问它,不能使用3态逻辑,因为FPGA内部压根就没有这个东西。只能使用选通的方式,NIOS的avalon就是这么做的。
如果RAM在FPGA外部,同时FPGA内部有3个模块需要访问它,内部的3个模块的读写数据地址等信号需要用选通,然后在合成一组信号后通过3态buffer IO到外部RAM,因为IO block中有3态buffer。

学习学习

I know Xilinx has, not too sure about Altera

楼上的正解啊

小编你同学说的是altera fpga 内部没有高阻态,这是对的,但是io口都是有三态的,按你的说法三个外部设备访问一个RAM吧,应该没有问题的。

多听听总是好的

受教了

避免使用高阻态!

觉得使用片选信号不错!比较好

10楼的答案是正解

首先,FPGA内不建议用双向总线,总线用成单向的,又向的话也要先变成单向的,你的RAM是是外置的,是又向接口,在FGA中如果用到多主时,要有和RAM接口模块,先把这个双向总线变成单向的(也就是收发分开的).
再有,片选信号主要是对单主系统说的.
然后,多主总线,要用总线仲裁和交连网络.总线仲裁产生交连网络的选通信号.(这个是动态选通的和FPGA自身的编程时选通不同).
最后,用总线仲裁和交连网络.对特别的应用可以做的相对简单.
我以前做过FPGA的多主总线,所有从这个角度理解你的问题,不知对不对,有空的话可以QQ:289525317

片选信号

选择片选。

altera没有Z么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top