微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus 编译错误

quartus 编译错误

时间:10-02 整理:3721RD 点击:



请问各位高手 我应该怎么设置啊,
下面是我 遇到的错误,其中我采用的是cycloneIII  EP3C
   error : pin is incomponent with I/O bank 2 ,pin uses I.O standard LVDS , which has a VCCIO requintment incomponent with that banks VCCIO setting or it is other pins that use VCCIO 3.3V .
  其中我在TRPLUS_posa 与TRPLUS_POSB 全部设置为差分信号,TR_LVDS 引脚为悬空,AD_DATA设置为3.3,此时 编译正常,也也能够工作,
   但是当TR_LVDS设置为3.3VTTL后,就出现了那个错误,
   其中TR_PLUS信号 必须为LVDS标准的,
   期望得到大家的帮助,谢谢

小弟在这里提前谢谢大家乐

这是一个IO check问题,主要是在同一个bank一般不支持不同的电平属性,如果非要加的话,也就是你这个操作“当TR_LVDS设置为3.3VTTL后,就出现了那个错误"会导致软件进行IO fit时出错,原因是LVDS电平分配管脚是有要求的,一般间隔在5个IO之内不允许有其它的电平,主要是你选的这个TR_LVDS电平管脚离你设置的TRPLUS_posa 与TRPLUS_POSB 差分信号太近了,哈哈,有方法可以解决,第一:你换了TR_LVDS信号的管脚位置,第二:在Assignment Name 选择设置I/O Maximum ToggleRate 0Mhz  YES,希望能搞定,哈

恩,谢谢wangbo19852008 了,我在尝试一下。

good experience sharing

3楼强啊~

OK,已经找到,谢谢了,呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top