微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC编译中的design rule cost

DC编译中的design rule cost

时间:10-02 整理:3721RD 点击:
DC编译中有个design rule cost报告,我看文档是:Measures the distance between the actual result and user-specified design rule constraints.

也就是实际DRC和实际DCR的差别,这个值多大安全的,可以在后端解决的,我现在的值是48,是不是说有百分之48不满足DRC?

把你的报告给出来看看
DRC的值一般不是%,不过我不确定你这里说的到底是个什么


ELAPSED            WORST NEG TOTAL NEG  DESIGN                           
    TIME      AREA      SLACK     SLACK   RULE COST         ENDPOINT         
  --------- --------- --------- --------- --------- -------------------------
    0:04:42  119157.6      0.00       0.0      47.8                          
    0:05:29   98643.0      0.00       0.0      48.0                          
    0:05:35   98510.2      0.00       0.0      48.0                          
    0:05:49   98510.2      0.00       0.0      48.0                          
    0:05:51   98510.2      0.00       0.0      48.0                          
    0:05:53   98510.2      0.00       0.0      48.0                          
    0:05:53   98510.2      0.00       0.0      48.0                          
    0:05:54   98510.5      0.00       0.0      48.0                          
    0:05:55   98510.5      0.00       0.0      48.0                          
    0:05:55   98510.5      0.00       0.0      48.0                          
    0:05:55   98510.5      0.00       0.0      48.0                          

不用管的

这个不是%,是所有DRC错误的叠加
比如你的max_transition是0.5ns
每一个transition大于0.5ns的线都会使DRC值增加一个超过0.5的部分
是否需要全取决于DRC的大小和设计
如果DRC约束合理,并且DRC值本身相对于设计来说不是很大,留给后端也许就自动处理了
如果约束设置不合理,后端也不能解决,需要改约束

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top