Xilinx FPGA中如何接收双数据速率（DDR）数据
时间：10-02
整理：3721RD
点击：
各位大侠好：
请教大家一个问题：如题所示，在Xilinx FPGA中接收双数据速率（DDR）数据，一般情况下是如何做的?是用IDDR2原语吗?望高手给予指点，谢谢了
请教大家一个问题：如题所示，在Xilinx FPGA中接收双数据速率（DDR）数据，一般情况下是如何做的?是用IDDR2原语吗?望高手给予指点，谢谢了
可以参考MIG DDR2的设计文件，是用DDR和IODELAY做的
lou shang zheng jie！
一般用ddr接收的情况是与外部ddr sdram接口，这种是有ip核的，如果自己例化ddr接口的话，有ddr库可以使用，你可以看看ise的lib.pdf
iodelay.....
谢谢各位了