微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > create_test_clock设置问题

create_test_clock设置问题

时间:10-02 整理:3721RD 点击:
我看很多都是设置为周期100,波形是{45  55},为什么要设为这种不对称的啊,有没有高手能解释一下啊。设为{0 50}可以吗?

应该是指时钟的点空比在45%~55%之前的意思。

45是上升时间,55是下降时间,对应每个周期。单位ns
默认周期100ns
设成45 55 是问了与tetraMAX中生成测试向量的ATE时序相匹配。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top