ISE版本升级后，工程布局布线通不过

时间：10-02 整理：3721RD 点击：

大家好
我在ISE11.1上建立的工程，后来环境升级到ISE11.5后原来11.1上的工程就不能用了，开始是translate报错，找不到一些约束，我把工程运行中产生的文件删掉后，translate可以通过了，但是布局布线又开始报错，说工程不能满足时序要求，这是什么原因导致的?应该怎么解决呢?大家帮帮忙，先谢谢了

ISE 11.X感觉有很多问题，直接用12.X吧

上一篇：上升沿的捕获电路（代码）
下一篇：xilinx仿真階段 invalid command name "0"'

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器