微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何做一个实用的分频时钟

如何做一个实用的分频时钟

时间:10-02 整理:3721RD 点击:
最近碰到个问题,请教下大家。
我做一个功能部件,需要做一个1MHZ的时钟,但内核时钟是外部晶振而来,是不定的,6MHZ-40MHZ都有可能。所以我要做个可配置的分频电路,根据内核时钟,配置一个寄存器,就能分出1MHZ的时钟。
一开始没重视,于是就做了一个计数器,计数到配置寄存器的值就翻转,clk_1us <= ~clk_1us,但这种方法后来证实是坏的设计,不好约束。
大家平时怎么做的,请大家教我。

process(rst,clk)
begin
if rst = '1' then
    clk_cnt <= x"0000";
elsif clk'event and clk = '1' then
    if clk_1us = '1' then
        clk_cnt <= x"0000";
     else
        clk_cnt <= clk_cnt + '1';
     end if;
end if;
end process;
clk_1us <= '1' when clk_cnt = cnt_cfg - '1' else '0';
cnt_cfg为配置寄存器的值。

翻转的出来clk_1us 再过一级寄存器,再出来后的就可以做时钟了,这样没问题吧?



    1L占空比不是50%,不过也没关系咯

对,目前我经常用的就是这个。

恩,单纯的做时钟来用的话没必要占空比50%的

计数到点翻转,出来再过一级寄存器就可以了,约束寄存器出来的信号做时钟,这样是50%占空比

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top