EPM7064S应用问题

时间：10-02 整理：3721RD 点击：

各位大侠，请教两个问题：
1.CPLD EPM7064S上电后有一个端口的电平输出总是先变为高电平为1s后才恢复正常输出，断电前也是先变为高电平才断电，其它端口没有发现这种情况，都是一直输出低电平，是不是芯片坏了还是上电后CPLD端口的电压不稳定所致呢?我换过另一个片子，同样的端口也会偶尔出现这种问题，但大部分情况下不会，不知道有没有那位高手碰见过这种情况。
2.CPLD EPM7064S用JTAG口下载程序时要求的最小电流为多少?我碰到过这种情况，7805出来的5V电压在不接下载线时芯片可以工作，但是一接上下载线下载程序时就出现下面的错误提示：
Error: JTAG ID code specified in JEDEC STAPL Format File does not match any valid JTAG ID codes for device
在用5V的稳压源供电后可以下载程序，请问这种情况是不是因为输入电流过小而导致的问题呢?

上一篇：通过仿真知道滤波器的幅频响应
下一篇：DC的版本和formal工具的版本对应问题影响比较结果

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类