微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于verilog SOS

关于verilog SOS

时间：10-02 整理：3721RD 点击：
/问一下各位高手
verilog 中 如果这么定义位宽 reg [7:0] abc; 与reg [0:7] abc; 二者之间有区别吗?谢谢

有，高低位顺序不同

定义上没有区别，但内容装载方式就要看你赋值的另一方是什么顺序了。

different order

谢谢 各位 纠结几天了

thanks a lot.

thanks a lot.

上一篇：DDR SDRAM 接口电路问题
下一篇：verilog HDL仿真时报这个错误，是什么原因

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top