微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR SDRAM 中 AC-timing中AC 什么意思?

DDR SDRAM 中 AC-timing中AC 什么意思?

时间:10-02 整理:3721RD 点击:
RT thanks

照我的理解:
交流信号,类似时钟信号
DDR的输入,输出信号如果长时间持续为‘1’或者‘0’,就称为“直流”,时序要求“DC_TIMING”;如果是类似时钟的变化信号,就称为“交流”,时序要求“AC-TIMING”
这两种信号在传输线上,接收端受到的影响是不一样。



  Many thanks!
如果做DDR SDRAM与其它芯片的接口电路 ,这个电炉主要是用来保证数据(DQ), DM, address 等输入信号的setup/hold time,
一般怎么实现呢?

这个问题,我不是很清楚了,不过
SETUP/HOLD time相对时钟而言,DDR SDRAM的时钟也是需要外部输入的,如果保证时钟的输出和数据的输出(DQ)之类的信号,电气特性相近,应该就可用了~



   对,时钟是和他交互的模块提供的,现在就是要做个接口,来保证DDR的时钟与其他信号间的SETUP/HOLD time 不出错, 例如时钟与读写命令间的,
有何见解

同步一下?
我不是很清楚这个,我主要做模拟
你问问别人把~

xuexizhong

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top