请教关于avalon总线burst传输的问题

时间：10-02 整理：3721RD 点击：

看到一本书上写到，avalon总线在进行burst传输的时候，主端口必须在整个突发传输期间置所有的byteenable信号线有效，从端口方面，Avalon交换架构在突发传输期间置byteenable的所有信号线有效。我不明白这是什么意思，比如说64位主端口去访问32位从端口，难道要把byteenable8位全部置1吗?这样怎么能区别出来哪些是有效数据呢?还是说在burst模式下不允许这样的不等宽的数据传输呢?

请各位高手赐教

上一篇：EPCS芯片烧写的问题
下一篇：请大家帮忙，为什么下不了东西

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器