微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx DDS ipcore输出频率范围问题

xilinx DDS ipcore输出频率范围问题

时间:10-02 整理:3721RD 点击:
请教各位大虾,xilinx的dds ipcore可以输出大于fs/2的频率吗,如果可以,性能指标方面有没有下降呢?

DDS输出频率可以大于1/2fs

谢谢楼上的回答,当产生大于fs/2时,会不会在与fs/2对称的地方也产生一个频谱呢?就和AD的过采样是一样的道理吗?

急急急急,有谁知道的告诉一下,不胜感激

自己顶一个

这个没仔细研究过,你可以看看IP核的配置过程

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top