微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于异步的multicycle 分析

关于异步的multicycle 分析

时间:10-02 整理:3721RD 点击:
两个时钟 ,什么时候check setup 什么时候check hold
一直没搞清楚
按道理来说 慢时钟到快时钟 快时钟会有multicycle
也就是不是每一个快时钟的沿都是caputure edge
快时钟到慢时钟 快时钟会有multicycle
不是每一个快时钟的沿都是lunch edge
两个都是快时钟

multicycle是用于一个时钟下的多周期设置

异步要用multicycle 怎么办?

两个时钟域的接口间没有multicycle 一说。
考虑的是数据在两者之间可靠的传输。
setup是在launch clock和hold clock之间的最小时间间距检测。
hold也是。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top