微波EDA网，见证研发工程师的成长！ 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌ｉ幋锝嗩棄缁炬儳娼￠弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷04闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�29闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮ｅΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕；闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷濠电姷鏁告慨鐑藉极閹间礁纾绘繛鎴欏灪閸嬨倝鏌曟繛褍鍟悘濠囨⒑閹稿海绠撴い锔诲灣缁顢涢悙瀵稿弳闂佺粯娲栭崐鍦偓姘炬嫹

关于dcm输入时钟源的使用问题

时间：10-02 整理：3721RD 点击：

各位高手：
本人现在刚开始学习FPGA，用的开发板是xilinx spartan-3an系统xc3s700an，在学习了官方教程（stopwatch）后，本人自己也制作了一个小例子，首先使用50MHz的clkin提高给dcm，得到一个262144KHz的clkout，在编程将clkout变成100Hz的时钟，然后按100Hz时钟来驱动8个led的显示，输出数据1000_0000，每次显示一个led，按照时钟频率bit7上的1想右，从而可以看到8个led循环的右移。
问题是那个50MHz的输入是如何而来，我是按照stopwatch例子里使用dcm的方法得到的，可在的例子里就是得不到时钟，从而使实际仿真时，一直都是只有bit7对应的那个led点亮，很是郁闷！
本人是初学，希望高手们不吝赐教，本人感激不尽！

如果你是在开发板上，那就由外部的时钟源来提供；如果是仿真，那就在测试平台上，提供时钟激励。

上一篇：SKEW分析题
下一篇：简易频率计；液晶子模块只能赋一次值

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

射频专业培训教程推荐