在线求教

时间：10-02 整理：3721RD 点击：

我安装完Quartus 8.0后（已成功破解），利用其自带的IP生成工具生成了一个三速度以太网的IP核，同时生成了仿真文件，当我打开仿真工具Questasim运行生成的仿真脚本文件时，开始正常，当执行到do mac_wave.do时生成波形文件变得非常慢，而且信号是一点一点加载。求教高手是什么原因，声明不是机器的问题

上一篇：如何正确的在自己的开发板上使用MPMC控制DDR2？
下一篇：求助，quartus II 报错

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器