微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 测试代码问题

测试代码问题

时间:10-02 整理:3721RD 点击:
我想生成一个信号,在前1500ns周期为50ns,接下来的1500ns周期为100ns。
测试代码可以实现吗?该怎么写

`timescale 1ns / 1ps
reg sig;
initial
begin
    sig=1'b0;
    forever
    begin
        repeat(60) #25 sig=~sig;
        repeat(30) #50 sig=~sig;
    end
end

用modelsim仿一下就知道了

但这1500个周期内还有很多别的信号要给啊
你这样是可以,,但其他的激励再怎么写呀

没明白你的意思

使用fork...join并行语句提供,应该就可以了。

多写几个initial,其他激励包在另外的initial里

ls正解呀

上一篇:DDR2效率问题
下一篇:Modelsim后仿真问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top