微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱弱的问关于不同位宽信号的赋值问题。

弱弱的问关于不同位宽信号的赋值问题。

时间:10-02 整理:3721RD 点击:
假设a[15:0]=16'h1122,b[7:0]=8'h33
执行:a<=b 操作后a==16'h1133呢,还是a==16'h0033
我要是这么写的话,期望的结果当然是a==16'h0033,就是怕实际综合后出来的是a==16'h1133
当然,写成a<={8'h00,b},肯定能得到期望的结果,但是有时候往往为了简便就直接复制了。
高手指点,谢谢!

a==16'h0033
建议还是按照a<={8'h00,b}来写,这样比较容易检查问题,自己也清楚数据的处理过程。

多谢!

小位宽的数据覆给大位宽的数据,全部是右对齐。以前试过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top