微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 版主请教_how to write script

版主请教_how to write script

时间:10-02 整理:3721RD 点击:
[这个贴子最后由hypee在 2004/08/06 10:21am 第 2 次编辑]
如果我们是用VERILOG写的CORE
define 里的内容
我们可用include
modeilsim 的script
#************************************
set work_dir     ../../sim/run/ee_lib
vlib $work_dir
vmap lib_name  $work_dir
vlog -93  -work lib_name  ../../core/xxx1.v
vlog -93  -work lib_name  ../../core/xxx2.v
vlog -93  -work lib_name  ../../core/xxx3.v
#******************************************
仿真时
debussy 的script
//***************
../../core/xxx1.v
../../core/xxx2.v
../../core/xxx3.v
//***************
modeilsim 的script
#************************************
set work_dir     ../../sim/run/ee_lib
vlib $work_dir
vmap lib_name  $work_dir
vlog -93  -work lib_name  ../../core/xxx1.v
vlog -93  -work lib_name  ../../core/xxx2.v
vlog -93  -work lib_name  ../../core/xxx3.v
#******************************************
############################################
如果我们是用VHDL写的CORE
package 里的内容
modeilsim 的script
#************************************
set work_dir     ../../sim/run/ee_lib
vlib $work_dir
vmap lib_name  $work_dir
vlog -93  -work lib_name  ../../core/package.vhd
vlog -93  -work lib_name  ../../core/xxx1.vhd
vlog -93  -work lib_name  ../../core/xxx2.vhd
vlog -93  -work lib_name  ../../core/xxx3.vhd
#******************************************
请问debussy的vhdl script怎么写
ise 综合时script怎么写,如有相关资料请发给我
thank you !
hypee@163.com

小编请教_how to write script
who can help me?

小编请教_how to write script
俺不会
编译vhdl应该用vcom吧

小编请教_how to write script
yes

同问LZ

xuexiyixia

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top