菜鸟来问：什么是latch？

再加一问：“TLATX1M”是latch器件么?

锁存吧。。

电平触发的寄存器

latch的定义参考相关的书籍应该有答案。组合逻辑的latch很容易受到毛刺影响，而时序逻辑的latch其实就是一种寄存器。

谢谢。那么用电平触发的寄存器来做latch，是组合逻辑还是时序逻辑?

其实一般FPGA里面是没有锁存器的概念,都是用寄存器搭建的.看你怎么设计了.

在前端设计中尽量避免出现latch，latch会给dft带来不利影响，全扫描模式中不能插链，latch会增加dft工作量，降低测试覆盖率

latch就是锁存器呗。case写全了就不会出现latch了。有latch的电路不一定是时序电路，看驱动信号是不是时钟信号了。

latch是锁存器，是电平触发的。

学习了

再加一问：“TLATX1M”是latch器件么

请问什么是“case写全了，会造成latch么”?

13# awwddbb
条件判断分支不全的情况下，综合工具会综合出Latch（电平敏感）

楼上说的没错。

latch就是锁存器，小编好像没有说清楚！

是否是case没写全的情况下综合工具会综合成latch?要是写全了呢?会综合成什么，组合逻辑么?

锁存器！