求助：使用Identify RTL Debugger出现的问题

时间：10-02 整理：3721RD 点击：

我用的是V5 XC5VLX50的FPGA，我建了一个Synplify的工程，然后新建了一个identify instrument ，然后就调用Launch identify instrument ，就在打开它的过程中，出现了一个db_assert的错误提示，点确定然后就什么都没了。搞不定啊、、、、急盼高手解答。

自己顶一个....

上一篇：HDL Design Series
下一篇：关于DC license的问题！ybhsu2008请进

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器