微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > rtl里面if嵌套太多,行吗?

rtl里面if嵌套太多,行吗?

时间:10-02 整理:3721RD 点击:
在rtl里面if嵌套太多,可以吗?有何影响?

时钟频率很高时,有可能不满足时序要求

这个不一定吧

如果是有优先级的if-else,确实会影响速度

想办法写成case
如果能优化算法最好了

1# zh123456789
优先级结构延迟大,如果频率很高的话,不利于综合

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top