微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在总线结构中,为解决总线竞争问题,必须采用三态的输出buf ?

在总线结构中,为解决总线竞争问题,必须采用三态的输出buf ?

时间:10-02 整理:3721RD 点击:
在总线结构中,为解决总线竞争问题,必须采用三态的输出buf 。

路过大侠请详解一二

不用三态就没有办法共享总线。除非你的系统采用环状而不是星形的连接

楼上的前半句好理解,后半句咋看不懂喃?为什么环状就不用?

总线竞争应当是在同一时刻,有多个主设备需要使用总线,而总线在任意时刻,只能服务一个主设备。
一般的解决办法是优先级高的主设备获得总线控制权,优先级低的只能等待。
建议看一下AMBA总线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top