微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 双口RAM的问题

双口RAM的问题

时间:10-02 整理:3721RD 点击:
最近在测试双口RAM,读写用的是两个同频时钟,相位相差90度,为什么仿真时,读写同一个地址时,老出现X,大家有没有碰过这样 的问题呀?

读写的顺序,还有就是时间问题了

双口SRAM内部还是一套存储单元,同时读写一个地址的时候,它不知道你是要写之前的数据还是写之后的数据。
所以出口会是X!
可以在外部做一个处理。如果读写是同一个地址的话,输出就等于输入!

3# xaaa001
我是调用的altera quartus ii 8.0的ip核生成的,那也就是说不能同时读写一个地址呀?

基本上是不能的。

我用ISE的生成的好像有个选项可以选是读出写之前的数据还是写之后的数据,quartus 还真不知道

“我用ISE的生成的好像有个选项可以选是读出写之前的数据还是写之后的数据,还真不知道”
对,quartus 也有!在生成仿真module时仔细看看选项,有一个选项选择是OLD DATA的?
因为它自己就做了处理的!直接拿来用就行了!

路过,不清楚

学习。

可以在生成的时候选择read first、还是write first,具体属性可以看一下Altera的handbook

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top