微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > if嵌套得太多会不会有什么弊端?

if嵌套得太多会不会有什么弊端?

时间:10-02 整理:3721RD 点击:
if嵌套得太多会不会有什么弊端?

如果设计确实需要这样做,那也没办法,不过一般不存在吧。如果没有优先级的考虑的话,最好用case。

同意楼上的说法

最明显的问题就是增大延时。

时序,时序

赞同二楼的观点

会涉及验证阶段的条件覆盖问题

4楼和5楼的同志怎么认为会对时序有影响?

是不是在仿真阶段还看不出什么问题,但在后期会暴露越来越多的问题?

时序啊,一层层判断下去肯定增加延迟

只会对对后端产生影响......

不同的综合软件对代码优化实现还是有区别的,IF语句会增加锁存器使用数量,在同步处理中,最好减少锁存器的使用,会增加延时,而且嵌套多了导致IF...ELSE不是完整使用的话,不同编译器对之处理也不一样,可能不能得到你想要的波形

最好不要,可以分

if使用太多 还要避免产生不必要的LATCH

最直接的结果是后来负责维护你的code的人脑袋会变大。

if容易會產生不必要的Latch

从可维护性和可读性来说都不推荐。

恩,谢谢各位高手指点,,但若不嵌套,似乎又不能实现我的功能了

if有优先级,会让电路变得复杂,timing不好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top