如何设计双向IO总线的testbench 测试程式

时间：10-02 整理：3721RD 点击：

关于如何设计双向IO总线的testbench 测试程式，网上有些资料会涉及到，但我看了觉得并不深入。
由于本人刚刚学习verilog，在学一个I2C slave。但在写测试测试时面对SDA这种双向信号不知如何写
在主程式中已定义好sda为双向信号，如：IBUF sda_ibuf (.I (sda_io), .O (sda_in));
OBUFE sda_obuf (.I (1'b0), .E (drive_sda), .O (sda_io));
drive_sda为控制三态门的开关，为内部的信号，并非外部输入。那么请问各位高手，如何写测试程式得到sda在规定的时段进行输入或输出的切换呢！
急盼指教！
非常感谢！

搞定了给大家分享一下。