verilog中0与高阻（Z）相或结果是什么

1# cosmo.wang
没有人能帮忙回答一下吗?

...你可以编程试试

一般编程中不会用到这种奇怪的逻辑吧，

直接做个小模块一试就知道了
0与任何值都是0

高阻吧

6# jackiexiuyi 我也觉得应该是高阻，只是不太敢确定而已，谢谢了啊！

理论上是Z态，但是需要看具体的硬件系统，毕竟绝大多数的FPGA/CPLD并没有高阻态这个结构

在FPGA中是没有z的，
在FPGA中只会有０　还　１
只有在FPGA的端口才有可能有z，这是因为在端口会有上拉。

在FPGA中是没有z的，
在FPGA中只会有０　还　１
只有在FPGA的端口才有可能有z，这是因为在端口会有上拉。

了解一下

1# cosmo.wang
我理解应该是不定值吧，X，而不是Z