如何用FPGA实现高速高精度DDS

举例说明：
     如果我用的FPGA芯片是V2，工作时钟采用120M，想要输出一个11MHz的正弦波，并且要求正弦波的一个周期最少要由80的点来表示，就必须引进并行的思想，那么这个并行的思想应该如何实现呢?
    也就是说如何均匀的送出这80个点呢，或者另一种思考方式，如果我要用44M的时钟来采样这80个点，应该如何处理呢?即这四个点应该如何选择呢?
   如果对问题不清楚，请和我交流。

既然你要求每个周期80个点。肯定是信号质量要求比较高了。按你设想的这样。各点输出时间很难精确控制。还能保证信号质量吗?

2# wycawyc
你分析的很有道理，也看懂了我的意图。
那么如果我只是想均匀的从这80个点里选出四个。
请问有没有什么可行的办法呢?
我建了个FPGA讨论群：13430701欢迎一起讨论。
也可以加我QQ:390368674
很期待得到您宝贵的建议。

我想到了解决的办法，大家分析一下，是不是可行：
因为我只要80个点中的那四个点，所以我的DDS工作时钟只要是所要输出信号频率的四倍就可以了。
如此输出的四个点，将是绝对精确的。