微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 不同的Quartus版本综合出来规模差别很大?

不同的Quartus版本综合出来规模差别很大?

时间:10-02 整理:3721RD 点击:
不知道大家有没有试过用不同版本的quartus去综合同一个电路,
我试过某个verilog代码,用5.1综合出来使用了30多K个LE,
用8.0综合出来使用了40多K个LE,
用9.1 综合出来使用了50多K个LE,
觉得这个差别太大了,
有人知道原因吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top