微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于数字乘法器请指教

关于数字乘法器请指教

时间:10-02 整理:3721RD 点击:
我们这次暑期实习要做一个8位数字乘法器,画版图,我现在晕死了都,算法看的班懂不懂,那位高人知道原理图是怎样的啊,指教一下,这样就直接画版图好了。貌似老师不让用逻辑综合verilog生成版图……郁闷死了,高手帮帮忙呀

这个很简单的吧

半加器,全加器!
不知要你们要求both编码和wallance  tree不
想我上学也弄过16位的
对自己理解电路很有帮助,自己好好努力看吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top