微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问cycloneII中差分信号如何输出

请问cycloneII中差分信号如何输出

时间:10-02 整理:3721RD 点击:
大家好,我想用cycloneII输出两对差分信号(一对为时钟,另一对不是时钟),是不是只能通过PLL输出,还有无别的办法,先谢过

这个..........

等待其他高手解答

用OFDDR打出去就可以了,不一定非要用PLL的,找一对查分对的管脚,约束文件中加上约束。

谢谢分享

采用ODDR的方式,以寄存器的形式输出去,这样的好处是差分时钟与差分数据寄存器的位置差不多,这样它们到输出的 delay更接近点。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top