微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE 仿真报告

ISE 仿真报告

时间:10-02 整理:3721RD 点击:
我在ISE综合工具是得到如下时序报告:
Minimum period: 6.761ns (Maximum Frequency: 147.913MHz)
Minimum input arrival time before clock:3.383
Maximum output required time after clock:6.293
Maximum combinational path delay: No path found
请教各位高手这四个变量是如何定义和解释的,他们之间有没有什么联系?  
为什么有一个量的为:No path found
另外希望各位高手能说一下,ISE综合报告到底应该怎么看,应该注意些什么问题呀?

你这个综合报告里面,第一是评估的最大性能
第二是OFFSET IN
第三是OFFSET OUT
综合报告其实很重要...不过大多数人都不重视它.... 你的代码写的不好...如果有些逻辑因此而被优化掉了...在这里都可以看到...

学习中...

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top