微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于引脚分配的问题!

关于引脚分配的问题!

时间:10-02 整理:3721RD 点击:
大家好,我是刚开始学习FPGA的菜鸟,在学习管脚分配的时候,分配完管脚检查错误是老是提示警告:BANK7 SSO Threshold Exceeded。
想请问大家这是怎么回事,应该怎么样修改,谢谢大家啦!

在FPGA中,每一个bank的输出端口的数量会根据所选IO标准以及每个输出端口的驱动能力有所不同的
因此只要选择合适的IO标准以及每个输出端口的驱动能力,就能解决问题的了。

2# qlengyu
谢谢啊,我试试看,不懂得在请教你啊,呵呵

有些管脚已经用过了,内部分配使用,因此不能再额外分配。
建议使用前先看看芯片手册以及系统版的说明。

恩,谢谢大家了,差不多解决了
多多向大家学习!

学习 !

多多学习!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top