cyclone3采用As模式下载成功但程序无法运行

时间：10-02 整理：3721RD 点击：

之前采用的是EP3C25Q240，AS和JTAG均可以正常下载且程序运行正常。现在改采用EP3C16Q240，下载电路和之前的一样，但是JTAG不能下载，can't access，AS软件端正常下载，但是随便写了个简单程序发现不能运行。conf_done时钟为低电平，坚持DCLk无法检测到时钟，datasheet上说配置时有时钟从FPGA输出，但是之前25的板子用示波器也检测不到，望众位高手指点一二~，谢！

JTAG能成功吗

上一篇：问大家一个关于光纤通道的问题？
下一篇：关于quartus ii 中的警告

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器