微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于两种不同方法启动modelsim进行仿真的问题

关于两种不同方法启动modelsim进行仿真的问题

时间:10-02 整理:3721RD 点击:
用quartus中的链接启动modelsim进行rtl level 和 gate level 仿真 与 另外单独建工程对modelsim添加文件进行功能仿真 时序仿真 有什么区别呢?  有谁知道吗?

如果你在做FPGA的话,只用做功能仿真即可,时序方面的用静态时序分析就可保证。
功能仿真即纯功能的,
时序用综合和布线出来的文件再进行仿真,包括了时序信息,比如从哪个寄存器到下一个寄存器的时延等,对FPGA来说意义不大。

应该是没有

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top